• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本申請涉及製作具有局部互連金屬電極的金屬-絕緣體-金屬電容器的方法及相關結構。根據例示性實施方式提供了一種在半導體晶片中製作金屬-絕緣體-金屬電容器的方法，包括：在位於半導體晶片的第一金屬化層下的元件層上形成底部電容器電極，在底部電容器電極上形成的層間阻擋電介質上形成頂部電容器電極。頂部電容器電極由用於連接形成在元件層中的元件的局部互連金屬形成。該方法還包括在第一金屬化層中、所述頂部電容器電極上形成金屬板，並將所述金屬板連接至所述底部電容器電極以提供增高的電容密度。
    公开号:TW201320162A
    申请号:TW101133976
    申请日:2012-09-17
    公开日:2013-05-16
    发明作者:Xiang-Dong Chen；Henry Kuo-Shun Chen；Wei Xia；Bruce Chih-Chieh Shen
    申请人:Broadcom Corp；
    IPC主号:H01L23-00
    专利说明:
    半導體晶片中的金屬-絕緣體-金屬電容器及其製作方法
    本發明大體上涉及半導體領域。更具體地，本發明涉及半導體晶片中電容器的製作領域。
    金屬-絕緣體-金屬(MIM)電容器已被廣泛用於半導體晶片上集成類比和複合信號電路的製作。金屬-絕緣體-金屬電容器通常包括位於形成金屬-絕緣體-金屬電容器的電極的底部和頂部金屬板之間的金屬-絕緣體-金屬電容器電介質。通常在後段制程(BEOL)處理期間在半導體晶片上製作金屬-絕緣體-金屬電容器。
    例如，可通過使用用於底部和頂部金屬-絕緣體-金屬電容器電極的專用金屬層製作傳統的金屬-絕緣體-金屬電容器，並且通常利用專用電介質層作為頂部和底部電極之間的金屬-絕緣體-金屬電容器電介質。在傳統方法中，在後段制程處理期間，在半導體晶片的金屬化層之間可用的未使用空間中另外製作金屬-絕緣體-金屬電容器。然而，在後段制程處理期間使用形成金屬-絕緣體-金屬電容器電介質和底部和頂部金屬-絕緣體-金屬電容器電極所需的專用電介質和金屬層會需要多個處理步驟，該多個處理步驟為傳統互補金屬氧化物半導體(CMOS)工藝流程中額外的處理步驟，這會不良地提高製作成本。此外，雖然本質上期望製作具有高電容密度的金屬-絕緣體-金屬電容器，但是將該金屬-絕緣體-金屬電容器放置在其中形成有源元件的元件層之上的金屬化層之間會對元件性能產生不利影響，例如影響CMOS邏輯元件的速度。
    因而，需要通過提供一種能夠取得更高的電容密度同時適合標準CMOS製作材料和工藝流程的金屬-絕緣體-金屬電容器，以克服傳統技術中的缺點和不足。
    本申請提供了一種製作具有局部互連金屬電極的金屬-絕緣體-金屬電容器的方法和相關結構，基本上如結合至少一個附圖示出和/或描述的，在申請專利範圍中更完整地闡述的。
    本發明的一個方面，提供了一種在半導體晶片中製作金屬-絕緣體-金屬電容器的方法，所述方法包括：在位於所述半導體晶片的第一金屬化層下的元件層之上形成底部電容器電極；在所述底部電容器電極之上形成的層間阻擋電介質之上形成頂部電容器電極；所述頂部電容器電極由用於連接形成在所述元件層中的元件的局部互連金屬形成。
    優選地，所述底部電容器電極由形成在所述元件層之上的閘極金屬層形成。
    優選地，所述局部互連金屬包括鎢。
    優選地，所述局部互連金屬包括銅。
    優選地，所述局部互連金屬被用於連接形成在所述元件層中的所述元件的源極/汲極接觸。
    優選地，所述層間阻擋電介質包括氮化矽。
    優選地，形成所述底部電容器電極包括在形成於所述元件層中的隔離區之上形成所述底部電容器電極。
    優選地，還包括在所述第一金屬化層中、所述頂部電容器電極之上形成金屬板，所述金屬板被連接至所述底部電容器電極以提供增大的電容密度。
    優選地，所述金屬-絕緣體-金屬電容器取得大於約1.5 fF/μm2的電容密度。
    優選地，所述金屬-絕緣體-金屬電容器取得大於約2.0 fF/μm2的電容密度。
    本發明的另一方面，提供了一種半導體晶片中的金屬-絕緣體-金屬電容器，所述金屬-絕緣體-金屬電容器包括：底部電容器電極，在位於所述半導體晶片的第一金屬化層下的元件層之上；頂部電容器電極，在形成於所述底部電容器電極之上的層間阻擋電介質之上；所述頂部電容器電極包括用於連接形成在所述元件層中的元件的局部互連金屬。
    優選地，所述底部電容器電極由形成在所述元件層之上的閘極金屬層形成。
    優選地，所述局部互連金屬包括鎢。
    優選地，所述局部互連金屬包括銅。
    優選地，所述局部互連金屬用於連接形成於所述元件層中的所述元件的源極/汲極接觸。
    優選地，所述層間阻擋電介質包括氮化矽。
    優選地，所述底部電容器電極形成在所述元件層中形成的隔離區之上。
    優選地，所述金屬-絕緣體-金屬電容器還包括形成在所述第一金屬化層中、所述頂部電容器電極之上的金屬板，所述金屬板被連接至所述底部電容器電極以提供增大的電容密度。
    優選地，所述金屬-絕緣體-金屬電容器取得大於約1.5 fF/μm2的電容密度。
    優選地，所述金屬-絕緣體-金屬電容器取得大於約2.0 fF/μm2的電容密度。
    本申請涉及一種製作具有局部互連金屬電極和相關結構的金屬-絕緣體-金屬電容器的方法。雖然關於特定實施方式描述本發明，但是由本文所附申請專利範圍限定的本發明的原理顯然可以超出本文所描述的本發明具體實施方式而應用。此外，在本發明的說明中，為了不模糊本發明的發明方面，省略了某些細節。所省略的細節屬於本領域內技術人員的常識。
    本申請中的附圖及其詳細說明僅涉及本發明的示例性實施方式。為了保持簡明，在本申請中未明確描述並且附圖也未明確示出使用本發明的原理的本發明的其他實施方式。應明白，除非另外指出，否則附圖中的類似或相應元件都由類似或相應的參考標號指出。此外，本申請的附圖和圖解基本都不按比例，並且無意符合實際的相對尺寸。
    圖1示出根據本發明實施方式的製作具有局部互連金屬電極的金屬-絕緣體-金屬電容器的方法的流程圖100。流程圖100中對於本領域普通技術人員來說顯而易見的某些細節和特徵已被省略。例如，現有技術中已知的步驟可由一個或多個子步驟構成或可包括特定的設備或材料。流程圖100中所示的步驟S110至S140足以描述本發明的一個實施方式；然而，本發明的其他實施方式可利用與流程圖100中所示的那些步驟不同的步驟，並且可包括更多或更少的步驟。注意，流程圖100中所示的處理步驟在先於步驟S110處理過的半導體晶片的一部分上執行，在其他特徵中，該半導體晶片可包括：襯底，例如IV族半導體襯底；元件層，例如在該襯底上形成的包括矽或鍺的層；以及隔離區，例如淺溝槽隔離(STI)區。
    圖2A至圖2D中分別示出的結構210至240分別示出執行流程圖100的步驟S110至S140的結果。例如，結構210示出處理步驟S110後的半導體結構，結構220示出處理步驟S120後的半導體結構210，結構230示出處理步驟S130後的半導體結構220，結構240示出處理步驟S140後的半導體結構230。
    現在參考圖2A，圖2A的結構210示出完成圖1中的流程圖100的步驟S110後的包括元件層202的半導體晶片201的一部分。在半導體晶片201中，例如能夠作為包括矽或鍺的外延層的元件層202包括場效應電晶體(FET)區域203和金屬-絕緣體-金屬電容器區域204。場效應電晶體區域203和金屬-絕緣體-金屬電容器區域204為分別指定用於形成場效應電晶體和金屬-絕緣體-金屬電容器的元件層202的區域。如圖2A中所示，根據本實施方式，元件層202的場效應電晶體區域203包括源極/汲極區205a和205b，金屬-絕緣體-金屬電容器區域204包括隔離區208，其例如可以是在元件層202中形成的STI區。隔離區208可以包含二氧化矽(SiO2)或用於形成隔離區208的任何其他合適的電介質材料。
    注意，雖然圖2A中未明確示出，但是半導體晶片201的元件層202位於第一金屬化(metallization)層(例如提供佈線金屬化的半導體晶片201的“M1”層)以下。描述形成第一金屬化層後處於製作階段的本發明的實施方式的圖2E和圖3示出半導體晶片201內的元件層202和第一金屬化層的相對位置。
    繼續參考圖2A，並進一步參考流程圖100，在圖1中，流程圖100的步驟S110包括：在半導體晶片201的元件層202之上由閘極金屬形成底部電容器電極214b，以及在底部電容器電極214b之上形成層間阻擋電介質216。如圖2A中所示，底部電容器電極214b，以及金屬閘極214a、閘極電介質層206a和206b以及絕緣主體212形成在層間電介質211中。例如，層間電介質211可包括具有約200埃米(Å)至約2000埃米(Å)厚的二氧化矽或氮化矽(Si3N4)層，而絕緣主體212可包含二氧化矽、氮化矽或任何其他合適的電介質材料。
    根據圖2A中所示的實施方式，金屬閘極214a和底部電容器電極214b分別形成在閘極電介質層206a和206b之上。如圖2A所示，閘極電介質層206a位於元件層202的場效應電晶體區域203之上，而閘極電介質層206b被設置在金屬-絕緣體-金屬電容器區域204中的隔離區208之上。閘極電介質層206a和206b可以以相同的閘極電介質材料同時形成。例如，適於用作在場效應電晶體區域203中製作的n通道場效應電晶體(NFET)或p通道場效應電晶體(PFET)元件的閘極電介質的高介電常數(高κ)閘極電介質層可被用於形成各閘極電介質層206a和206b。也就是說，閘極電介質層206a和206b例如可包含例如二氧化鉿(HfO2)、二氧化鋯(ZrO2)等的金屬氧化物。此外，閘極電介質層206a和206b可以例如通過利用物理氣相沉積(PVD)工藝、化學氣相沉積(CVD)工藝或其他合適的沉積工藝將例如二氧化鉿或二氧化鋯的高κ的電介質材料沉積在元件層202之上。
    另外，底部電容器電極214b可以與金屬閘極214a同時形成，並且金屬閘極214a和底部電容器電極214b可以由相同的閘極金屬形成。在一個實施方式中，金屬閘極214a和底部電容器電極214b可以包括適合用作N通道場效應電晶體閘極的閘極金屬。例如，金屬閘極214a和底部電容器電極214b每種都可以包括鉭(Ta)、氮化鉭(TaN)、氮化鈦(TiN)或其他適合用於N通道場效應電晶體閘極的閘極金屬。可選地，當金屬閘極214a被製作為P通道場效應電晶體的部分時，金屬閘極214a和底部電容器電極214b例如可以包含適於用作P通道場效應電晶體閘極的閘極金屬，例如鉬(Mo)、釕(Ru)、碳氮化鉭(TaCN)。金屬閘極214a和底部電容器電極214b例如可以通過利用物理汽相氣相沉積工藝、化學汽相氣相沉積工藝或其他沉積工藝，例如在閘極電介質層206a和206b之上沉積厚度從約200 至約2000 的閘極金屬層而形成。注意，雖然本適時方式示出底部電容器電極214b形成在閘極電介質層206b之上，但是在一些實施方式中，可省略閘極電介質層206b，底部電容器電極214b可形成在隔離區208之上。
    如圖2A中進一步示出，層間阻擋電介質216形成在層間電介質211、絕緣主體212、金屬閘極214a以及底部電容器電極214b之上。疊加在底部電容器電極214b上的層間阻擋電介質216可包括具有幾百埃厚的相對薄的氮化矽或二氧化矽層，例如形成為層間電介質211、絕緣主體212、金屬閘極214a以及底部電容器電極214b之上的覆蓋層。流程圖100的步驟S110的結果由圖2A中的結構210示出。
    繼續到圖1中的步驟S120，參考圖2B中的結構220，流程圖100的步驟S120包括在形成於元件層202中的電晶體源極/汲極區之上形成第一局部互連金屬主體。如圖2B所示，步驟S120對應於局部互連金屬主體222的形成。如圖2B中進一步所示，第一局部互連金屬主體222位於鄰近金屬閘極214a的源極/汲極區205b之上並且與其接觸。從圖2B中應明白，源極/汲極區205a和205b以及金屬閘極214a形成在元件層202的場效應電晶體區域203中。因此，可以理解，電晶體包含金屬閘極214a以及源極/汲極區205a和205b，使得源極/汲極區205a和205b用作電晶體源極/汲極區。此外，第一局部互連金屬主體222可被實施為用作包括金屬閘極214a和源極/汲極區205a和205b的電晶體的源極/汲極接觸(contact)。
    第一局部互連金屬主體222由第一局部互連金屬形成。為了本申請的目的，特徵“局部互連金屬”涉及這樣的金屬：用於形成於元件層202中的兩個或多個元件之間的短距離連接，以及促進通過一個或更多通路將該元件垂直連接至例如佈線金屬化層的疊加第一金屬化層。局部互連金屬例如可包含銅(Cu)，或例如鎢(W)的難熔金屬。因此，例如第一局部互連金屬主體222可包含銅或鎢，並且例如可通過適當地圖形化層間阻擋電介質216和層間電介質211而形成。在可以包括光罩製作步驟和蝕刻步驟的圖形化工藝期間，層間阻擋電介質216的一部分和層間電介質211的相應部分可以被去除以暴露源極/汲極區205b。然後，第一局部互連金屬主體222可形成在通過使用任何適當的沉積技術產生的開口中。流程圖100的步驟S120的結果由圖2B中的結構220示出。
    移到圖1中的步驟S130，參考圖2C中的結構230，流程圖100的步驟S130包括：在層間阻擋電介質216之上形成層間電介質232；以及蝕刻層間電介質232以分別形成用於源極/汲極連接和頂部電容器電極的視窗234a和234b。在一個實施方式中，層間電介質232可包括與層間電介質211相同的電介質材料，因此可包括例如具有約200 Å至約2000Å厚的覆蓋二氧化矽或氮化矽層。例如，層間電介質232可以通過使用化學汽相氣相沉積工藝或其他沉積工藝在層間阻擋電介質216和第一局部互連金屬主體222之上沉積例如二氧化矽的電介質材料層而形成。
    例如，視窗234a和234b可通過適當地圖形化層間電介質232而形成。在該可包括光罩製作步驟和蝕刻步驟的圖形化工藝期間，層間電介質232的部分可被去除以打開用於形成源極/汲極連接的視窗234a，以及打開用於形成頂部電容器電極的視窗234b。注意，與形成第一局部互連金屬主體222結合使用的蝕刻工藝(其包括蝕穿層間阻擋電介質216和層間電介質211)不同，作為步驟S130的部分執行的蝕刻將層間阻擋電介質216作為蝕刻終止表面處理。因此，在執行步驟S130後，視窗234a暴露第一局部互連金屬主體222的頂部表面，而視窗234b暴露在底部電容器電極214b之上形成的層間阻擋電介質216的一部分。流程圖100的步驟S130的結果由圖2C中的結構230示出。
    繼續到圖1中的步驟S140，參考圖2D中的結構240，流程圖100的步驟S140包括使用第二局部互連金屬形成源極/汲極連接244a和頂部電容器電極244b。如圖2D中所示，執行步驟S140，在第一局部互連金屬主體222之上產生與第一局部互連金屬主體222電接觸的源極/汲極連接244a，其中第一局部互連金屬主體222用作包括金屬閘極214a和源極/汲極區205a和205b的電晶體的源極/汲極接觸。注意，源極/汲極連接244a可被形成，以便將用作源極/汲極區205b的源極/汲極接觸的第一局部互連金屬主體222連接至在半導體晶片201中形成的其他元件的源極汲極接觸。
    另外，執行步驟S140產生頂部電容器電極244b，其形成在底部電容器電極214b之上，並且通過層間阻擋電介質216與底部電容器電極214b分離。例如，頂部電容器電極244b可以與源極/汲極連接244a同時形成，並且可以使用相同的局部互連金屬形成，該局部互連金屬可包括Cu或例如W的難熔金屬。而且，例如，源極/汲極連接244a和頂部電容器電極244b可被形成為具有基本上相同的厚度，例如從約200 至約2000 Å的厚度範圍。流程圖100的步驟S140的結果由圖2D中的結構240示出。
    現在參考圖2E，結構200E示出第一佈線金屬化層形成和圖形化後的根據本發明實施方式的半導體晶片201的橫截面圖，其包括具有局部互連金屬頂部電容器電極244b的金屬-絕緣體-金屬電容器242。除了參照圖2A、2B、2C和2D所描述的特徵之外，圖2E中的結構200E被示出為包括另外的層間電介質層252、254和256、由第三局部互連金屬形成的局部互連金屬主體258a和258b、接觸通路272a、272b、272c以及272d(下文中為“接觸通路272a至272d”)、第一金屬化段270以及隔離主體260。
    例如，層間電介質252、254和256可包括例如二氧化矽或氮化矽的適當電介質材料的覆蓋層。在一個實施方式中，層間電介質252、254和256可包括分別與層間阻擋電介質216和層間電介質211對應的交替層。也就是說，在一個實施方式中，包括層間電介質211、層間阻擋電介質216和層間電介質232、252、254和256的層間電介質疊層可包括交替的二氧化矽和氮化矽層。
    由第三局部互連金屬形成的局部互連金屬主體258a和258b可被用於提供用於將金屬-絕緣體-金屬電容器242的金屬閘極214a和底部電容器電極214b連接至第一金屬化段270的閘極金屬接觸。用於將金屬-絕緣體-金屬電容器242的金屬閘極214a、源極/汲極區205b、底部電容器電極214b以及頂部電容器電極244b連接至第一金屬化段270的垂直接觸可以通過以下方法形成在層間電介質252、254和256中：如本領域中已知的，在層間電介質252、254和256中蝕刻各個接觸通路272a至272d，並且以鎢或其他金屬或金屬疊層填充接觸通路272a至272d。例如，第一金屬化段270可包括例如鋁或銅的金屬，並且可通過以本領域中已知的方式在層間電介質252、254和256之上沉積和圖形化第一金屬化層而形成。
    如上所述，“局部互連金屬”涉及用於在元件層202中形成的兩個或多個元件之間形成短距離連接，以及促進將該元件通過一個或更多通路垂直連接至疊加第一金屬化層的金屬。例如在一個實施方式中，第一、第二和第三局部互連金屬可在特定的技術節點起特定功能的作用。例如，在20.0奈米(nm)節點，第一和第二局部互連金屬，例如分別用於形成第一局部互連金屬主體222和源極/汲極接觸244a的那些局部互連金屬，通常可被用於中段制程(MEOL)處理中，以為形成於元件層202中的元件提供源極/汲極連接。然而，根據本發明的實施方式，那些第一和第二局部互連金屬中的至少一個(例如，用於形成源極/汲極連接244a的第二局部互連金屬)可附加地被有利地用於製作頂部電容器電介質244b。此外，由於由適合在製作金屬閘極214a的過程中使用的閘極金屬製作底部電容器電極214b，所以可進一步有利地補充(recruit)第三局部互連金屬用作底部電容器電極接觸，其中，第三局部互連金屬通常在中段制程處理中被基本上排外它地在20.0奈米(nm)節點用作在元件層202中形成的元件的閘極接觸，例如，用於形成局部互連金屬主體258a和258b的第三局部互連金屬。
    另外，如圖2E中所示，金屬-絕緣體-金屬電容器242位於被圖形化以形成第一金屬化段270(例如，在後段制程(BEOL)處理期間形成的半導體晶片201的第一佈線金屬化層)的第一金屬化層和元件層202之間。因此，金屬-絕緣體-金屬電容器242的下和上電容器都形成在半導體晶片中的第一金屬層之下。此外，通過利用底部金屬-絕緣體-金屬電容器電極的閘極金屬以及利用頂部金屬-絕緣體-金屬電容器電極的局部互連金屬，用於形成金屬-絕緣體-金屬電容器242的實施方式的工藝適合高級工藝技術的高κ金屬閘極工藝，例如20 nm和更小的互補金屬氧化物半導體(CMOS)工藝技術。同樣地，與在BEOL處理期間在半導體晶片中的金屬化層之間形成的傳統金屬-絕緣體-金屬電容器相比，通過使金屬-絕緣體-金屬電容器242位於元件層202的金屬-絕緣體-金屬電容器區域204之上，本發明的金屬-絕緣體-金屬電容器242的實施方式能夠提供比約2.0毫微法拉/平方微米(fF/μm2)大的電容密度，例如，約2.2 fF/μm2，因此有利地提高了電容密度又基本不降低例如在元件層202中製作的CMOS邏輯元件的元件性能。
    現在參考圖3，結構300示出形成和圖形化第一金屬化層後的根據本發明的另一實施方式的半導體晶片301的橫截面圖，該半導體晶片301包括具有局部互連金屬頂部電容器電極344b的金屬-絕緣體-金屬電容器342。半導體晶片301包括元件層302，元件層302包括場效應電晶體區域303和金屬-絕緣體-金屬電容器區域304，場效應電晶體區域303中形成有源極/汲極區305a和305b，金屬-絕緣體-金屬電容器區域304中形成有隔離區308，與圖2E中包括場效應電晶體區域203和金屬-絕緣體-金屬電容器區域204的元件層202相對應，其中，場效應電晶體區域203中形成有源/汲區域205a和205b，金屬-絕緣體-金屬電容器區域204中形成有隔離區208。在圖3中，結構300還包括層間阻擋電介質316、層間電介質311、332、352、354和356、閘極電介質層306a和306b、金屬閘極314a、絕緣主體312、局部互連金屬主體322、358a和358b、源極/汲極連接344a、接觸通路372a、372b、372c和372d(下文中為“接觸通路372a至372d”)、第一金屬化段370以及隔離主體360，其分別對應於圖2E中的層間阻擋電介質216、層間電介質211、232、252、254和256、閘極電介質層206a和206b、金屬閘極214a、絕緣主體212、局部互連金屬主體222、258a和258b、源極/汲極連接244a、接觸通路272a至272d、第一金屬化段270以及隔離主體260。
    另外，結構300包括金屬-絕緣體-金屬電容器342，金屬-絕緣體-金屬電容器342包括由閘極金屬形成的底部電容器電極314b、由層間阻擋電介質316提供的電容器電介質以及由用於形成源極/汲極連接344a的相同局部互連金屬形成的頂部電容器電極344b。包括底部電容器電極314b、層間阻擋電介質316和頂部電容器電極344b的金屬-絕緣體-金屬電容器342對應於圖2E中的包括底部電容器電極214b、層間阻擋電介質216和頂部電容器電極244b的金屬-絕緣體-金屬電容器242。圖3中也示出了金屬板374，金屬板374由用於形成第一金屬化段370的第一金屬化層形成。
    根據圖3中所示的實施方式，金屬板374形成在頂部電容器電極344b之上。金屬板374可與第一金屬化段370通過適當的圖形化工藝基本上同時形成在第一金屬化層之上。也就是說，在一個實施方式中，圖1中的流程圖100的方法可以包括另外的步驟：在BEOL處理中在頂部電容器電極344b之上形成的第一佈線金屬化層中形成金屬板374。如圖3中所示，金屬板374在大部分頂部電容器電極344b上延伸，同時通過接觸通路372c和局部互連金屬主體358b被電連接至底部電容器電極314b，因此與圖2E中的金屬-絕緣體-金屬電容器242相比，進一步提高了金屬-絕緣體-金屬電容器342的電容密度。
    因而，如上所討論的，本發明提供了一種金屬-絕緣體-金屬電容器，其利用用於底部電容器電極的閘極金屬，利用例如氮化矽的層間阻擋電介質作為電容器電介質，並且利用例如Cu或W的局部互連金屬以形成頂部電容器電極。結果，本金屬-絕緣體-金屬電容器的實施方式能夠有利地與N通道場效應電晶體和P通道場效應電晶體閘極疊層同時形成，而不需要形成N通道場效應電晶體和P通道場效應電晶體閘極疊層所需的那些步驟之外的實質上另外的處理步驟。通過避免該另外的處理步驟，與在後段制程處理期間在半導體晶片中的佈線金屬化層之間製作的傳統的金屬-絕緣體-金屬電容器相比，本發明的實施方式提供了一種能夠以明顯較低成本製作的金屬-絕緣體-金屬電容器。另外，與在後段制程處理期間在佈線金屬化層之間製作的傳統的金屬-絕緣體-金屬電容器獲得的電容密度相比，本發明的實施方式提供了一種具有更高電容密度的金屬-絕緣體-金屬電容器。
    通過本發明的以上描述應明白，在不偏離其範圍的情況下，可以使用各種技術實施本發明的構思。此外，雖然已通過特別參考某些實施方式而描述了本發明，但是本領域技術人員應明白，在不偏離本發明的精神和範圍的情況下，可以在形式和細節上進行改變。因而，應將上述實施方式的所有方面都是示例性的而非限制性的。應理解，本發明不限於本文所描述的特殊實施方式，而是能夠有不偏離本發明範圍的情況下重新佈置、修改和替換。
    100‧‧‧流程圖
    201、301‧‧‧半導體晶片
    202、302‧‧‧元件層
    203、303‧‧‧場效應電晶體區域
    204、304‧‧‧金屬-絕緣體-金屬電容器區域
    205a、305a‧‧‧源極區
    205b、305b‧‧‧汲極區
    206a、206b、306a、306b‧‧‧閘極電介質層
    208、308‧‧‧隔離區
    200E、210、220、230、240、300‧‧‧結構
    211、232、252、254、256、311、332、352、354、356‧‧‧層間電介質
    212、312‧‧‧絕緣主體
    214a、314a‧‧‧閘極
    214b、314b‧‧‧底部電容器電極
    216、316‧‧‧層間阻擋電介質
    222、322、258a、258b、358a、358b‧‧‧局部互連金屬主體
    234a、234b‧‧‧視窗
    242、342‧‧‧金屬-絕緣體-金屬電容器
    244a、344a‧‧‧源極/汲極連接
    244b、344b‧‧‧頂部電容器電極
    260、360‧‧‧隔離主體
    270、370‧‧‧第一金屬化段
    272a、272b、272c、272d、372a、372b、372c、372d‧‧‧接觸通路
    S110~S140‧‧‧步驟
    圖1為示出根據本發明實施方式的用於製作具有局部互連金屬電極的金屬-絕緣體-金屬電容器的方法的流程圖。
    圖2A示出與圖1流程圖中的初始步驟對應的包括根據本發明實施方式處理的半導體晶片的一部分的橫截面圖。
    圖2B示出包括與圖1流程圖中的中間步驟對應的包括根據本發明實施方式處理的半導體晶片的一部分的橫截面圖。
    圖2C示出與圖1中流程圖中的中間步驟對應的包括根據本發明實施方式處理的半導體晶片的一部分的橫截面圖。
    圖2D示出與圖1中的流程圖中的中間步驟對應的包括根據本發明實施方式處理的半導體晶片的一部分的橫截面圖。
    圖2E示出第一金屬層形成和圖形化後的包括根據本發明另一實施方式的具有局部互連金屬電極的金屬-絕緣體-金屬電容器的半導體晶片的橫截面圖。
    圖3示出第一金屬層形成和圖形化後的包括根據本發明實施方式的具有局部互連金屬電極的金屬-絕緣體-金屬電容器的半導體晶片的橫截面圖。
    100‧‧‧流程圖
    S110~S140‧‧‧步驟
    权利要求:
    Claims (10)
    [1] 一種在半導體晶片中製作金屬-絕緣體-金屬電容器的方法，所述方法包括：在位於所述半導體晶片的第一金屬化層下的元件層之上形成底部電容器電極；在所述底部電容器電極之上形成的層間阻擋電介質之上形成頂部電容器電極；所述頂部電容器電極由用於連接形成在所述元件層中的元件的局部互連金屬形成。
    [2] 如申請專利範圍第1項所述的方法，其中，所述底部電容器電極由形成在所述元件層之上的閘極金屬層形成。
    [3] 如申請專利範圍第1項所述的方法，其中，所述局部互連金屬被用於連接形成在所述元件層中的所述元件的源極/汲極接觸。
    [4] 如申請專利範圍第1項所述的方法，其中，形成所述底部電容器電極包括在形成於所述元件層中的隔離區之上形成所述底部電容器電極。
    [5] 如申請專利範圍第1項所述的方法，還包括在所述第一金屬化層中、所述頂部電容器電極之上形成金屬板，所述金屬板被連接至所述底部電容器電極以提供增大的電容密度。
    [6] 一種半導體晶片中的金屬-絕緣體-金屬電容器，所述金屬-絕緣體-金屬電容器包括：底部電容器電極，在位於所述半導體晶片的第一金屬化層下的元件層之上；頂部電容器電極，在形成於所述底部電容器電極之上的層間阻擋電介質之上；所述頂部電容器電極包括用於連接形成在所述元件層中的元件的局部互連金屬。
    [7] 如申請專利範圍第6項所述的金屬-絕緣體-金屬電容器，其中，所述底部電容器電極由形成在所述元件層之上的閘極金屬層形成。
    [8] 如申請專利範圍第6項所述的金屬-絕緣體-金屬電容器，其中，所述局部互連金屬用於連接形成於所述元件層中的所述元件的源極/汲極接觸。
    [9] 如申請專利範圍第6項所述的金屬-絕緣體-金屬電容器，其中，所述底部電容器電極形成在所述元件層中形成的隔離區之上。
    [10] 如申請專利範圍第6項所述的金屬-絕緣體-金屬電容器，還包括形成在所述第一金屬化層中、所述頂部電容器電極之上的金屬板，所述金屬板被連接至所述底部電容器電極以提供增大的電容密度。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI509668B|2015-11-21|半導體晶片中的金屬-絕緣體-金屬電容器及其製作方法
    JP5968361B2|2016-08-10|システムオンチップアプリケーション用二重誘電体ｍｉｍコンデンサ
    TWI438843B|2014-05-21|在半導體晶片中構造ｍｉｍ電容器的方法和ｍｉｍ電容器
    US8759193B2|2014-06-24|Method of fabricating semiconductor device
    TW550687B|2003-09-01|Semiconductor device
    CN102456750B|2014-08-13|用于提高电容器容量和兼容性的方法和装置
    KR20120041642A|2012-05-02|반도체 소자
    US9373679B2|2016-06-21|Semiconductor device comprising capacitive element
    TWI685135B|2020-02-11|半導體裝置及其製造方法
    TWI487122B|2015-06-01|具有局部互連金屬板的金屬-氧化物-金屬電容器以及相關方法
    JP2016046428A|2016-04-04|半導体装置およびその製造方法
    WO2008114609A1|2008-09-25|半導体装置及びその製造方法
    TWI701804B|2020-08-11|記憶體結構及其製造方法
    TW201807832A|2018-03-01|半導體元件及其製作方法
    US8846462B2|2014-09-30|Transistor level routing
    TW202137397A|2021-10-01|半導體結構及其製造方法
    TWI746455B|2021-11-21|電容元件及其製作方法
    TW201703126A|2017-01-16|半導體結構及形成半導體結構之方法
    JP2014216427A|2014-11-17|半導体装置及びその製造方法
    TW201806076A|2018-02-16|電容元件及其製作方法
    同族专利:
    公开号 | 公开日
    US20130082351A1|2013-04-04|
    CN103035484B|2016-08-03|
    TWI509668B|2015-11-21|
    CN103035484A|2013-04-10|
    US9041153B2|2015-05-26|
    HK1179411A1|2013-09-27|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    TWI719079B|2016-03-17|2021-02-21|台灣積體電路製造股份有限公司|半導體裝置、金屬-絕緣體-金屬電容器及相關聯之製作方法|US5079670A|1988-05-03|1992-01-07|Texas Instruments Incorporated|Metal plate capacitor and method for making the same|
    KR100257079B1|1997-12-05|2000-05-15|김영환|반도체소자 및 이의 제조방법|
    US6239010B1|1999-07-02|2001-05-29|United Microelectronics Corp.|Method for manually manufacturing capacitor|
    US6777777B1|2003-05-28|2004-08-17|Newport Fab, Llc|High density composite MIM capacitor with flexible routing in semiconductor dies|
    CN100505221C|2007-03-28|2009-06-24|友达光电股份有限公司|液晶显示器的半导体结构及其制作方法|
    US8614497B2|2009-08-07|2013-12-24|Broadcom Corporation|Method for fabricating a MIM capacitor using gate metal for electrode and related structure|
    US8125049B2|2009-11-16|2012-02-28|International Business Machines Corporation|MIM capacitor structure in FEOL and related method|US9012966B2|2012-11-21|2015-04-21|Qualcomm Incorporated|Capacitor using middle of lineconductive layers|
    JP6235412B2|2014-05-27|2017-11-22|ルネサスエレクトロニクス株式会社|半導体装置およびその製造方法|
    US9564428B1|2015-12-15|2017-02-07|International Business Machines Corporation|Forming metal-insulator-metal capacitor|
    US10534888B2|2018-01-03|2020-01-14|International Business Machines Corporation|Hybrid back end of line metallization to balance performance and reliability|
    US10840324B2|2018-08-28|2020-11-17|Taiwan Semiconductor Manufacturing Company Ltd.|Semiconductor structure and manufacturing method for the same|
    法律状态:
    2018-08-21| MM4A| Annulment or lapse of patent due to non-payment of fees|
    优先权:
    申请号 | 申请日 | 专利标题
    US13/248,823|US9041153B2|2011-09-29|2011-09-29|MIM capacitor having a local interconnect metal electrode and related structure|
    [返回顶部]